Создание проекта в Quartus II и конфигурирование ПЛИС

Разработка для ПЛИС фирмы Altera осуществляется в среде Quartus II. В данной статье я хочу рассмотреть создание нового проекта на примере синхронного счетчика, рассмотренного в учебном курсе.

q00

Читать дальше →

Учебный курс. Моделируем счетчик в ModelSim.

Настало время промоделировать работу счетчика, рассмотренного в предыдущей статье учебного курса. Инструментов для моделирования существует великое множество, мы же рассмотрим среду ModelSim. Это довольно мощная среда, детище компании Mentor Graphics, одного из лидеров в разработке САПР для проектирования электроники. ModelSim является стандартом де-факто для разработки и верификации цифровых схем на языках Verilog, SystemVerilog и VHDL.

Читать дальше →

Учебный курс. Пишем счетчик на Verilog.

В предыдущей статье мы познакомились с устройством и принципом работы двоичного счетчика. Теперь попробуем описать его на языке Verilog и убедимся в том, насколько языки описания аппаратуры экономят время разработчика и делают его работу эффективнее.

Читать дальше →

Учебный курс. Счетчики и сумматоры.

Одним из важных и широко используемых цифровых элементов является счетчик. Мы попробуем разобраться в том, какие счетчики бывают, и как их соорудить из базовых строительных блоков цифровой схемотехники. Мимоходом придется рассмотреть и сумматоры, поскольку они потребуются нам для создания синхронного счетчика. Что же это за счетчик такой и что он считает?

счетчик

Читать дальше →

Учебный курс. Немного о ПЛИС (FPGA) и Verilog.

В старые добрые времена, когда степень интеграции микросхем была невысока, цифровые блоки и устройства собирали из отдельных интегральных схем логики. Были микросхемы элементов И-НЕ, ИЛИ-НЕ, мультиплексоров, сдвиговых регистров, счетчиков и т. д.

old_digital_scheme

Читать дальше →

Учебный курс. Асинхронные и синхронные схемы.

Можно выделить два основных подхода к разработке цифровых схем: асинхронный дизайн и синхронный дизайн (от англ. design — проектирование). В дальнейшем я буду употреблять слово «дизайн», подразумевая под этим конкретную парадигму проектирования.

Хотя асинхронный дизайн подразумевает использование как комбинационной логики, так и синхронных триггеров, сигналы схемы не привязаны ни к какому тактовому сигналу. Изменение данных на входе сразу приводит к установлению соответствующего значения на выходе спустя некоторое время задержки. Важно отметить, что задержка вентилей и время распространения сигнала между ними сильно зависит от технологии производства, напряжения питания и температуры. Эти три определяющих фактора в англоязычной литературе обозначаются как PVT (Process, Voltage, Temperature).

Читать дальше →

Учебный курс. Вентили, триггеры и задержки.

Основу цифровых схем составляют логические элементы, называемые вентилями (logic gates). Они реализуют базовые логические функции. Подавая на входы вентиля ту или иную двоичную комбинацию, получаем на его выходе уровень, соответствующий выполняемой им логической функции. Таблица истинности показывает какой логический уровень появится на выходе при заданной комбинации на входе. Элемент «И» выполняет функцию логического умножения, на его выходе будет лог. 0, если хотя бы на одном из входов присутствует лог. 0. Элемент «ИЛИ» играет роль логического сложения, лог. 0 на его выходе будет только если на всех входах будет присутствовать 0. Кружок на выводе обозначает инверсию (лог. НЕ), то есть значение сигнала на нем меняется на противоположное.

Читать дальше →